Semiconductor member manufacturing method and semiconductor device manufacturing method

Publication number: TW533501B Publication date: 2003-05-21

Inventor: NOTSU KAZUYA (JP); SATO NOBUHIKO (JP)

Applicant: CANON KK (JP)

Classification:

- International: H01L21/02; H01L21/20; H01L21/336; H01L21/762;

H01L27/08; H01L27/12; H01L29/161; H01L29/786; H01L21/02; H01L21/70; H01L27/08; H01L27/12; H01L29/02; H01L29/66; (IPC1-7): H01L21/306

- European: H01L21/762D8F

Application number: TW20020106371 20020329
Priority number(s): .IP20010109002 20010406

Also published as:


EP1248294 (A2)
US6828214 (B2)
US2002146892 (A1)
JP2002305293 (A)
EP1248294 (A3)

Report a data error here

Abstract of TW533501B

This invention provides an SOI substrate manufacturing method using a transfer method (bonding and separation). A separation layer (12) is formed on a silicon substrate (11). A silicon laver (13), SiGe layer (14), silicon layer (15'), and insulating layer (21) are sequentially formed on the resultant structure to prepare a first substrate (10'). This first substrate (10') is bonded to a second substrate (30). The bonded substrate stack is separated into two parts at the separation layer (12). Next, Ge in the SiGe layer (14) is diffused into the silicon layer (13) by hydrogen annealing. With this process, a strained SOI substrate having the SiGe layer on the insulating layer (21) and a strained silicon layer on the SiGe laver is obtained.

FIG. 1C



Data supplied from the esp@cenet database - Worldwide

中華民國實

[11]公告編號: 533501

[44]中華民國 92年 (2003) 05月21日

翻胴

全11頁

[51] Int.Cl 07: H01L21/308

TW 533501

稱: 半導體構件製造方法及半導體裝置製造方法 [54]名

[21]申請案號: 091106371

[22]申請日期:中華民國 91年 (2002) 03月29日

1301優先權: [31]2001-109002 [32]2001/04/06 1331日本

|72||登明人:

野津和也 佐藤信意

日本 日本

1711申請人:

日本

佳能股份有限公司 [74]代理人: 林志剛 先生

[57]申請專利簸團: 1.一種製造具有由矽及添加材料所製之 一層在一絕緣屬上之一半導體機件 之方法:包括:

製備步驟,製備一第一雄件,具有 大致由矽所製之一第二層在包含矽

及添加材料之第一層上; 轉移步驟,經由絕緣屬黏合第一及

第二構件,同時置第二層於內面, 並轉移第一權件之第一及第一層至 第二權件;及

擴散步驟,擴散第一層中所含之添 加材料進入第二層。

2.如申請專利範圍第1項所述之方法, 其中,

製備步驟包含構製第二層於第一層

上之學置步驟。 製造方法包含構製絕終層於第一構 件之第二層上之網級層製造步鹽, B

2

依叠置步驟,絕緣層構製步驟,及 轉移步鹽之順序執行學置步鹽,絕 緣層構製步驟,及轉移步鹽。

3.如申請專利館園第1項所述之方法, 其中,

10. 第一構件具有一矽層在第一層下 面,及 在轉移步驟中,自矽層至絕緣層之 部份自第一構件轉移至第二構件。

4.如申請專利範圍第1項所述之方法, 15.

其中,在轉移步驟之後執行攜散步

3

醣。

- 5.如申請專利範圍第1項所述之方法· 另包括在擴散步驟之後,生長一矽 層於第二構件之第一層上之生長步 鹽。
- 6.如申請專利範圍第1項所述之方法, 其中,在絕緣屬轉製步驟之後,及 在轉移步驟之前執行擴散步驟。
- 7.如申請專利範圍第2項所並之方法, 其中,在絕緣層構製步驟中,由熟 軟化構製絕緣層,在足以擴散添加 材料之溫度上週火,從而平行執行 絕緣層構製步驟及擴散步驟。
- 8.如申請專利範圍第2項所述之方法, 其中,

在絕緣層轉製步驟中,由熱氧化製 造絕緣層,在足以擴散添加材料之 溫度上退火,

擅散步驟包含第一及第二擴散步驟

- 縣 第一擴散步驟由在絕緣層構製步驟 中由退火軌行,與絕緣層構製步驟 平行,及 第二擴散步驟在轉移步驟之转動
- 行。 9.如申請專利範圍第8項所述之方法, 另包括在第二擴散步驟之後,生長
- 另包括在第二擴散步驟之後,生長 一矽層於第二構件上第一層,上之生 長步驟。
- 10.如申請專利範圍第6項所述之方法,另包括在轉移步驟之後, 辦氧化第二機件之一表面層之熱氧 化步驟,及
 - 移去第二構件上由熱氧化步驟所構製之熱氧化物薄膜之移去步驟。
- 11.如申請專利範圍第10項所述之方 法,另包括在移去步驟之後,生長 一矽層於第二欄件上之生長步驟。
- 12.如申請專利範圍第1項所述之方 法,另包括在轉移步驟之後,

4

熟氧化第二模件之一表面層之熟氧 化步驟,及

移去第二楠件上由熱氧化步驟所構 製之熱氧化物薄膜之移去步驟。

- 5. 13.如申請專利範圍第12項所述之方 法,另包括在移去步驟之後,生長 一矽層於第二模件上之生長步驟。
- 14.如申請專利範圍第1項所述之方 法,其中,添加材料包含緒·
- 10. 15.如申請專利範圍第1項所述之方法,其中,絕緣層為氧化矽薄膜。
 - 16.如申請專利範圍第1項所述之方 法,其中,
 - 第一構件具有一分離曆在第一層下 15. 面,及

在轉移步驟中,第二構件黏合於具 有由絕緣層構製步驟所構製之絕緣 闡之第一構件,及然後,由黏合所 構製之一構件在分雕層處分雕。

- 20. 17.如申請專利範圍第1項所述之方法,其中,在轉移步驟中,一分離層由離子值入構製於具有絕緣陷之第一機件由,第二機件點合於具有分離層之第一機件,第二機件點合於具有。 25. 合所模製之一機件在分離層據分
 - 離。 18.如申請專利範圍第1項所述之方
 - 10. 如中間等利期國第1項所述之方法,其中,第一權件之第一及第二層由 CVD 製造。
- 30. 19.如申請專利範圍第17項所述之方 法,其中,第一欄件之第一及第二 層在單個CVD步驟中連續製造,同 時逐漸或逐步改變供應添加材料之 源氣體之流率或憑度。
- 35. 20.如申請專利範圍第1項所述之方 法,其中、第一機件具有第一及第 二層在矽基體上,及一分離層在第 一層之一部份,第一層及矽基體間 之一介面,及矽基體中之一部份之

40. 至少之一成。

5

21.如申請專利範圍第20項所述之方 法,其中,分離層為由陽化所製之 一多孔層及離子植入層之一。

- 22.如申請專利範圍第1項所述之方法,其中,由砂及添加材料所製之 該層由擴散步驟構製於絕緣層鄰近。
- 23.一種製造具有由砂及添加材料構製 於之一層在一絕緣層上之半導體構 件之方法,包括:

製備步驟,製備具有大致由矽構製 之一第二層在包含矽及添加材料之 一第一層上之一第一構件;

轉移步驟,黏合第一構件及絕緣之 第二構件,同時置第二層於內面。 及轉移第一構件之第一及第二層至 第二耦件;及

擴散步驟,擴散第一層中所含之添 加材料於第二層中。

24.一種半導體裝置製造方法,包括: 製備步驟,製備具有大致由矽精製 一第二層於包含矽及添加材料之一 第一層上之一第一構件;

轉移步驟,經由絕緣層點合第一構 件及第二構件,同時置第二層於內 25. 面,及轉移第一構件之第一及第二 曆至第二構件;

擴散步驟,擴散第一層中所含之添 加材料於第二層中;

應變矽屬製造步驟,製造應變矽層 於轉移至第二樽件上之第一層上; 及

電路元件製造步驟,製造電路元件於應數矽層上。

25.一種半導體換置製造方法,包括: 製備步驟,製備具有大致由矽橋製 之一第二層於包含矽及添加材料之 一第一層上之一第一欄件: 轉移步驟,黏合第一橋件及絕緣之

第二構件,同時實第二層於內面,

6

及轉移第一構件之第一及第二層至 第二機件;

擴散步驟,擴散第一層中所含之添 加材料進入第二層中:

 應變矽層製造步驟,製造應變矽層 於轉移至第二轉件上之第一層上;

> 電路元件製造步驟,製造電路元件 於應變矽層上。

10. 圖式簡單說明:

圖1A為斯面圖,顯示第一及第二 實施例之學營步驟;

圖1B為斷面圖,顯示第一及第二 實施例之絕緣層製造步驟;

15. 圖IC為斯面圖,顯示第一及第二 實施例之黏合步驟(轉移步驟之預處 理);

圖1D為斷面圈,顯示第一及第二 實施例之分離步驟(轉移步驟之後處 20. 理):

> 圖 1B 為斷面圖 , 顯示第一實施例 之擴散步驟;

圖2A為斷面圖,顯示第二實施例 之擴散步驟;

圖2B為斷面圖,顯示第二實施例 之生長步驟;

圖3A為斷面圖,顯示第三及第四 實施例之疊置步驟;

圖3B為斷面圖,顯示第三及第四 30. 實施例之絕緣層構製步驟及第一擴散 步驟:

> 圖3C為斷面圖,顯示第三及第四 實施例之黏合步驟(轉移步驟之預處 理):

35. 圖3D為斯面圖,顯示第三及第四 實施例之分離步驟(轉移步驟之後處 到);

圖3B為斷面圖,顯示第三及第四 實施例之第二擴散步驟;

圖 3F 為斷面圖,顯示第三實施例

(4)

5.

7

之生長步驟:


圖4A為斷面圖,顯示第四實施例 之熱氧化步驟;


圖48為斷面圖,顯示第四實施例 之移去步驟;

圖4C為斷面圖,顯示第四實施例 之生長步驟;及


图 5A 至 5D 顯示半導體裝置及其


製造方法。







第 1B 圖







- 3869 -









第 2B 圖



第 3A 圖




第 3B 圖




第 3C 圖


- 3871 -



第 3D 圖




第 3E 圖




第 3F 圖


- 3872 -




第 4A 圖




第 4B 圖



第 4C 圖



第 5A 圖



第5B圖

